品化科技Applichem

根據應用環境跟需求不同，AI晶片所採用主流的封裝技術也會有所差別。例如，矽中介層(Si Interposer)很適合用在資料中心所使用的晶片，但如果是車用AI晶片，覆晶閘球陣列(FC-BGA)搭配導線載板(Laminate Substrate)才會是主流；至於手機應用處理器，則採用類似InFO的扇出晶圓級封裝(FO-WLP)、覆晶搭配嵌入元件的載板(FC in MCeP)封裝技術。台積電CoWoS及InFO先進封裝製程技術，持續擴大整合型扇出晶圓級封裝（InFO WLP）應用，繼去年(2019)完成整合型扇出暨基板（InFO_oS）、整合型扇出暨記憶體及基板（InFO_MS）等先進封裝技術認證及進入量產階段，台積電再針對高效能運算（HPC）晶片推出InFO等級的系統單晶圓（System-on-Wafer，SoW）技術，能將HPC晶片在不需要基板及PCB情況下直接與散熱模組整合在單一封裝中。
    
市場看好5G、車用、IoT及資料中心等新應用趨勢將提升晶片高度整合的需求。然而成本、熱能、電磁干擾和電源雜訊等挑戰皆須從晶片設計面來解決。 https://www.applichem.com.tw/news-detail-2666376.html

杜邦Tyvek特衛強無紡布它是採用閃蒸法技術，由聚合物經熱熔後加工成連續的長絲再經熱黏合成的高密度聚乙烯，這種獨特的工藝技術能生產出重量輕，卻非常堅韌的材料。特衛強系列產品結合了紙、薄膜和纖維的優點為一身，堅韌而耐用，具有很強的抗撕裂特性。

基爾比(Jack St.Clair Killdy，西元1923年~西元2005年)，

濕式蝕刻技術(Wet Etching)

依構成的元素分類，半導體材料可以分為：

許多應用都需要更先進的封裝技術。在7mm，CMOS的縮小化變得太貴。對於大多數公司來說，開發成本和晶圓成本幾乎無法承受，所以大家需要將解決方案與不同的技術結合起來。使用不同代工廠的不同晶片。先進的封裝技術，尤其是SiP(系統級封裝)，在那裡扮演著一個重要作用。OSATs正在幫助業界降低這些成本以繼續進行CMOS擴展，但是使用SiP使其更有效和更有成本吸引力的方法來推進它。大家正在研究CMOS縮小化和系統整合。如果你回到50年前，計算機跟房間一樣大。

在高速電路中，信號的傳播速度與訊號的衰減是兩個相當重要的參數。信號的傳播延遲取決於介電常數 εr ( DielectricConstant; Dk )的大小和傳輸線結構。由於傳播時間與介電常數開根號成正比，若使用低介電常數的基板材料可以減少訊號的傳播延遲，並可降低導線之間的耦合電容值，進而降低訊號之間的串擾( Cross Talk )。

Ajinomoto Buildup Film

之前很多燈罩只是簡單的PC，PMMA ,PS 或其他類型的原料做出來的，有的至多在燈罩原料中加一點色粉，簡單改善一下燈罩內光線的柔和度，但亮度下降了很多。並且之前很多燈罩內的燈是白熾燈泡，所以即使燈罩原料中不加色粉進去也不會給人非常刺眼的光線，讓人不舒服。可是，隨著社會的進步，生活要求的提高，能量需求越來越多。可是地球給我們人類可用的資源是越來越少。

摘錄自2018年11月1日國際化學品政策宣導網報導